Ph.D. Thesis- Using Asynchronism in the Context of Design for Hardware Trust of Integrated Circuits-Ghobad Zarrinchian

چکیده:

در صنایع تولید مدارهای مجتمع، هزینه‌های قابل‌توجه برای ایجاد و نگهداری کارخانه‌های ساخت تراشه، سبب جداسازی فاز طراحی تراشه¬ها از فاز ساخت آنها شده که خود منجر به بروز دو نگرانی امنیتی گردیده است. نگرانی اول، خطر قرارگیری مداراتی تحت عنوان تروآ در تراشه¬هاست که می¬توانند با اهداف خرابکارانه تعبیه گردند. مشکل دوم، مسأله اضافه-تولید است که بر اساس آن، کارخانه ساخت تراشه قادر است بدون اطلاع طراح، اقدام به تولید و فروش تراشه کند. هدف از این رساله برخورد با چالش¬های امنیتی فوق و ارائه راه¬حل-هایی است که قادر است علاوه بر پوشش رخنه¬های امنیتی فوق، کاستی¬های راه¬حل¬های موجود را نیز تا حد ممکن از بین ببرد. رویکرد اصلی در این رساله، بکارگیری مدارهای بازخورددار در طراحی مدارهای دیجیتال و استفاده از خواص آنها در ایمن¬سازی طرح است. به منظور کشف مدارهای تروآ، از حساسیت مدارهای بازخورددار به تأخیر عناصر آنها استفاده شده و ساختارهای مبتنی بر لچ پیشنهاد شده¬اند که در آنها، تأخیر مسیرهای مستعد قرارگیری تروآ با مسیرهای دیگری در همان تراشه به عنوان مسیرهای مرجع مقایسه می‌شود و شناسایی تأخیرهای اضافه شده بواسطه قرارگیری تروآ امکان‌پذیر می‌شود. کاهش قابل توجه اثرات تغییرپذیری ساخت و عدم نیاز به تراشه طلایی، از جمله قابلیت‌های مهم روش پیشنهادی نسبت به راه¬حل¬های کنونی می¬باشد. به منظور مقابله با تکثیر غیرمجاز تراشه¬ها، از قابلیت ایجاد پدیده رقابت بحرانی در مدارهای بازخورددار بهره گرفته شده و مدارهایی وابسته به کلید ایجاد شده است. برخلاف روش¬های کنونی برای حفاظت از تراشه¬ها که تحت عنوان روش¬های سنجش فعال نامیده می¬شوند، مدارات پیشنهادی علاوه بر محافظت طرح، قابلیت نشانه‌گذاری آن و نیز قابلیت تولید چندین کلید فعال¬سازی را دارا می¬باشند که برای مقابله با سناریوهای امنیتی مختلف قابل استفاده است و سطح امنیتی بالاتری را برای تراشه¬ها فراهم می¬کنند.

Attachment

Attachment

Publisher: Computer engineering| | Date: 2017/10/30